RS-VSC-austoben. De Prinzip vun der Operatioun, funktionell Diagrammer, Transitioun Dësch

Iwwerleeung - engem einfachen Apparat engem digitale Maschinn ass. Et huet zwou Staat Stabilitéit. Eent vun dëse Konditiounen ass e Wäert "1" zougewisen, an déi aner - "0". Iwwerleeung Zoustand, an de Wäert vun der Duebelstäresystem Informatiounen déi androen gespäichert ass, ass de Wasserstoff Signaler alles: Direct an Inverted. Am Fall wou der direkt Wasserstoff Potential etabléiert ass, wat ee fir eng Logik entsprécht, genannt de Staat vun VSC-austoben der Eenheet (d'Potential um Inverted Wasserstoff ass null). Wann der direkter Wasserstoff net méiglech ass, dann ass d'Iwwerleeung Conditioun null genannt.

Kontrolléiert ginn duerch déi folgend Funktiounen séiert:

1. Vun der Method vun Informatiounen Opnahmen (Synchron- an asynchronous).

2. Vun Wee vun Kontroll Informatiounen (Statistik, dynamesch, Single-Etapp, multistage).

3. Vun Wee vun Realisatioun vun der logesch Verbindungen (JK-VSC-austoben, RS-kontrolléiert, T-Triger, D-VSC-austoben an aner Zorten).

D'Haaptrei Parameteren vun all Zorte vu kontrolléiert sinn de gréisste Wäert vun der Input Signal Dauer, der Zäit Retard néideg fir de Visiteure waren-austoben zéien, an datt Operatioun Zäit.

An dësem Artikel, mer elo iwwert dës Zort vun Apparat, den RS-VSC-austoben schwätzen. Si vun zwou Zorte: Synchron- an asynchronous.

Asynchronous RS-VSC-austoben huet zwou Linnen konstruktive (R an S) Input. Dësen Apparat bedreift no der Transitioun Dësch.

Verbueden fir esou VSC-austoben ass eng Kombinatioun vun Signaler um Tounagang vum Apparat, e Staat vun Onsécherheet dauernd. Dëst alleng kann als Noutwendegkeete RtSt = 0 ausgedréckt ginn. An kucken ugewisen der Karnaugh Kaart Gesetz Iwwerleeung Operatioun, déi de charakteristesche Equatioun genannt ass: Q (t + 1) = St V R'tQt. Sou ass RtSt null.

Op der funktionell Diagramm weist den RS-VSC-austoben asynchronous Typ NAND an der zweeter Performance op NOR Elementer.

Déi zweet Zort - Synchron- RS-FF. Esou engem Apparat ass strukturell huet dräi direkten Tounagang S, R, an C. D'Differenz tëscht dem Synchron- an asynchronous Typ VSC-austoben ass d'Präsenz vun engem Synchroniséierung Input (C). Et ass néideg fir de folgende Grënn: well am Apparat Tounagang (Logik Element) Signaler net ëmmer gläichzäiteg geschéckt ginn. Dat ass wéinst der Tatsaach, datt si verschidden Zorte an Zuel vu Wirbelen virum Goal datt verschidden Verspéidungen hunn. Dëse Phänomen ass eng "Match." Genannt Als Resultat vun sou "Evenementer" Signal kritt Wäerter gëtt op der leschter Wäerter vun der aner Signaler iwwerlagert ginn. All dat féiert zu engem falschen Alarm Apparater.

Dëse Phänomen kann zur Applikatioun vum Input Signaler Zäit gating Apparat éliminéiert ginn. um Input vun NAND Gate nämlech, ausser direkt Informatiounen Signaler Schlëssel synchronizing éischter Pleséier, dës Kéier Informatiounen zu den Input Signaler hunn Zäit op den Input ze gespaarten.

D'Haaptrei Konditioun fir richteg Operatioun vun vun hinne kontrolléiert haten Logik Etappen an der RS-VSC-austoben a Logik wiesselen - simultan Aktioun oder Signal St, e Wiessel Apparat, an Informatiounen retrieval vum Wasserstoff Q (t + 1) VSC-austoben RT unacceptability. An dësem virleien, enthält de Potential Serie nëmmen Synchron- Elementer.

RS-Typ VSC-austoben representéiert Synchron- charakteristesche vun der Equatioun: Q (t + 1) = StCt V R'tQt V QtC't.

D'Foto weist den RS-Iwwerleeung Synchron- Typ NAND. Input AN Paarte, NET logesch Eenheet ass fir déi néideg Tounagang asynchronous RS Typ latch zu dem Wiessel Daten Input S oder R iwwerdroen mat Inverted Input nëmmen wann der Input ze Synchron- (C) Signal um Logik eent.